#ifndef MAC_REG_TX_PCS_H
#define MAC_REG_TX_PCS_H

/* Base address of Module's Register */
#define CSR_TX_PCS_BASE (0x24000)

#define CSR_TX_PCS_INT_STATUS (CSR_TX_PCS_BASE + 0x0)
#define CSR_TX_PCS_INT_ENABLE (CSR_TX_PCS_BASE + 0x4)
#define CSR_TX_PCS_INT_SET (CSR_TX_PCS_BASE + 0x8)
#define CSR_TX_PCS_IERR_U_INFO (CSR_TX_PCS_BASE + 0x80)
#define CSR_TX_PCS_IERR_C_INFO (CSR_TX_PCS_BASE + 0x84)
#define CSR_TX_PCS_IERR_U_CNT (CSR_TX_PCS_BASE + 0x88)
#define CSR_TX_PCS_IERR_C_CNT (CSR_TX_PCS_BASE + 0x8c)
#define CSR_TX_PCS_PHY_RSTN (CSR_TX_PCS_BASE + 0xa0)
#define CSR_TX_PCS_PHY_AMWINSIZE (CSR_TX_PCS_BASE + 0xc0)
#define CSR_TX_PCS_DBG_IERR_INSERT (CSR_TX_PCS_BASE + 0xe0)
#define CSR_TX_PCS_PHY0_RSTN_CONTROL (CSR_TX_PCS_BASE + 0x100)
#define CSR_TX_PCS_PHY0_TEST_CONTROL (CSR_TX_PCS_BASE + 0x104)
#define CSR_TX_PCS_PHY0_BASER_CONTROL (CSR_TX_PCS_BASE + 0x108)
#define CSR_TX_PCS_PHY0_BASER_SEEDA_0 (CSR_TX_PCS_BASE + 0x10c)
#define CSR_TX_PCS_PHY0_BASER_SEEDA_1 (CSR_TX_PCS_BASE + 0x110)
#define CSR_TX_PCS_PHY0_BASER_SEEDB_0 (CSR_TX_PCS_BASE + 0x114)
#define CSR_TX_PCS_PHY0_BASER_SEEDB_1 (CSR_TX_PCS_BASE + 0x118)
#define CSR_TX_PCS_PHY0_AM_DET_CONTROL (CSR_TX_PCS_BASE + 0x11c)
#define CSR_TX_PCS_PHY0_AM_BIP_CONTROL (CSR_TX_PCS_BASE + 0x120)
#define CSR_TX_PCS_PHY0_DBG_HIS_STATUS (CSR_TX_PCS_BASE + 0x124)
#define CSR_TX_PCS_PHY0_AM0_800G_L0 (CSR_TX_PCS_BASE + 0x200)
#define CSR_TX_PCS_PHY0_AM0_800G_L1 (CSR_TX_PCS_BASE + 0x204)
#define CSR_TX_PCS_PHY0_AM0_800G_H0 (CSR_TX_PCS_BASE + 0x208)
#define CSR_TX_PCS_PHY0_AM0_800G_H1 (CSR_TX_PCS_BASE + 0x20c)
#define CSR_TX_PCS_PHY0_AM1_800G_L0 (CSR_TX_PCS_BASE + 0x210)
#define CSR_TX_PCS_PHY0_AM1_800G_L1 (CSR_TX_PCS_BASE + 0x214)
#define CSR_TX_PCS_PHY0_AM1_800G_H0 (CSR_TX_PCS_BASE + 0x218)
#define CSR_TX_PCS_PHY0_AM1_800G_H1 (CSR_TX_PCS_BASE + 0x21c)
#define CSR_TX_PCS_PHY0_AM2_800G_L0 (CSR_TX_PCS_BASE + 0x220)
#define CSR_TX_PCS_PHY0_AM2_800G_L1 (CSR_TX_PCS_BASE + 0x224)
#define CSR_TX_PCS_PHY0_AM2_800G_H0 (CSR_TX_PCS_BASE + 0x228)
#define CSR_TX_PCS_PHY0_AM2_800G_H1 (CSR_TX_PCS_BASE + 0x22c)
#define CSR_TX_PCS_PHY0_AM3_800G_L0 (CSR_TX_PCS_BASE + 0x230)
#define CSR_TX_PCS_PHY0_AM3_800G_L1 (CSR_TX_PCS_BASE + 0x234)
#define CSR_TX_PCS_PHY0_AM3_800G_H0 (CSR_TX_PCS_BASE + 0x238)
#define CSR_TX_PCS_PHY0_AM3_800G_H1 (CSR_TX_PCS_BASE + 0x23c)
#define CSR_TX_PCS_PHY0_AM4_800G_L0 (CSR_TX_PCS_BASE + 0x240)
#define CSR_TX_PCS_PHY0_AM4_800G_L1 (CSR_TX_PCS_BASE + 0x244)
#define CSR_TX_PCS_PHY0_AM4_800G_H0 (CSR_TX_PCS_BASE + 0x248)
#define CSR_TX_PCS_PHY0_AM4_800G_H1 (CSR_TX_PCS_BASE + 0x24c)
#define CSR_TX_PCS_PHY0_AM5_800G_L0 (CSR_TX_PCS_BASE + 0x250)
#define CSR_TX_PCS_PHY0_AM5_800G_L1 (CSR_TX_PCS_BASE + 0x254)
#define CSR_TX_PCS_PHY0_AM5_800G_H0 (CSR_TX_PCS_BASE + 0x258)
#define CSR_TX_PCS_PHY0_AM5_800G_H1 (CSR_TX_PCS_BASE + 0x25c)
#define CSR_TX_PCS_PHY0_AM6_800G_L0 (CSR_TX_PCS_BASE + 0x260)
#define CSR_TX_PCS_PHY0_AM6_800G_L1 (CSR_TX_PCS_BASE + 0x264)
#define CSR_TX_PCS_PHY0_AM6_800G_H0 (CSR_TX_PCS_BASE + 0x268)
#define CSR_TX_PCS_PHY0_AM6_800G_H1 (CSR_TX_PCS_BASE + 0x26c)
#define CSR_TX_PCS_PHY0_AM7_800G_L0 (CSR_TX_PCS_BASE + 0x270)
#define CSR_TX_PCS_PHY0_AM7_800G_L1 (CSR_TX_PCS_BASE + 0x274)
#define CSR_TX_PCS_PHY0_AM7_800G_H0 (CSR_TX_PCS_BASE + 0x278)
#define CSR_TX_PCS_PHY0_AM7_800G_H1 (CSR_TX_PCS_BASE + 0x27c)
#define CSR_TX_PCS_PHY0_AM8_800G_L0 (CSR_TX_PCS_BASE + 0x280)
#define CSR_TX_PCS_PHY0_AM8_800G_L1 (CSR_TX_PCS_BASE + 0x284)
#define CSR_TX_PCS_PHY0_AM8_800G_H0 (CSR_TX_PCS_BASE + 0x288)
#define CSR_TX_PCS_PHY0_AM8_800G_H1 (CSR_TX_PCS_BASE + 0x28c)
#define CSR_TX_PCS_PHY0_AM9_800G_L0 (CSR_TX_PCS_BASE + 0x290)
#define CSR_TX_PCS_PHY0_AM9_800G_L1 (CSR_TX_PCS_BASE + 0x294)
#define CSR_TX_PCS_PHY0_AM9_800G_H0 (CSR_TX_PCS_BASE + 0x298)
#define CSR_TX_PCS_PHY0_AM9_800G_H1 (CSR_TX_PCS_BASE + 0x29c)
#define CSR_TX_PCS_PHY0_AM10_800G_L0 (CSR_TX_PCS_BASE + 0x2a0)
#define CSR_TX_PCS_PHY0_AM10_800G_L1 (CSR_TX_PCS_BASE + 0x2a4)
#define CSR_TX_PCS_PHY0_AM10_800G_H0 (CSR_TX_PCS_BASE + 0x2a8)
#define CSR_TX_PCS_PHY0_AM10_800G_H1 (CSR_TX_PCS_BASE + 0x2ac)
#define CSR_TX_PCS_PHY0_AM11_800G_L0 (CSR_TX_PCS_BASE + 0x2b0)
#define CSR_TX_PCS_PHY0_AM11_800G_L1 (CSR_TX_PCS_BASE + 0x2b4)
#define CSR_TX_PCS_PHY0_AM11_800G_H0 (CSR_TX_PCS_BASE + 0x2b8)
#define CSR_TX_PCS_PHY0_AM11_800G_H1 (CSR_TX_PCS_BASE + 0x2bc)
#define CSR_TX_PCS_PHY0_AM12_800G_L0 (CSR_TX_PCS_BASE + 0x2c0)
#define CSR_TX_PCS_PHY0_AM12_800G_L1 (CSR_TX_PCS_BASE + 0x2c4)
#define CSR_TX_PCS_PHY0_AM12_800G_H0 (CSR_TX_PCS_BASE + 0x2c8)
#define CSR_TX_PCS_PHY0_AM12_800G_H1 (CSR_TX_PCS_BASE + 0x2cc)
#define CSR_TX_PCS_PHY0_AM13_800G_L0 (CSR_TX_PCS_BASE + 0x2d0)
#define CSR_TX_PCS_PHY0_AM13_800G_L1 (CSR_TX_PCS_BASE + 0x2d4)
#define CSR_TX_PCS_PHY0_AM13_800G_H0 (CSR_TX_PCS_BASE + 0x2d8)
#define CSR_TX_PCS_PHY0_AM13_800G_H1 (CSR_TX_PCS_BASE + 0x2dc)
#define CSR_TX_PCS_PHY0_AM14_800G_L0 (CSR_TX_PCS_BASE + 0x2e0)
#define CSR_TX_PCS_PHY0_AM14_800G_L1 (CSR_TX_PCS_BASE + 0x2e4)
#define CSR_TX_PCS_PHY0_AM14_800G_H0 (CSR_TX_PCS_BASE + 0x2e8)
#define CSR_TX_PCS_PHY0_AM14_800G_H1 (CSR_TX_PCS_BASE + 0x2ec)
#define CSR_TX_PCS_PHY0_AM15_800G_L0 (CSR_TX_PCS_BASE + 0x2f0)
#define CSR_TX_PCS_PHY0_AM15_800G_L1 (CSR_TX_PCS_BASE + 0x2f4)
#define CSR_TX_PCS_PHY0_AM15_800G_H0 (CSR_TX_PCS_BASE + 0x2f8)
#define CSR_TX_PCS_PHY0_AM15_800G_H1 (CSR_TX_PCS_BASE + 0x2fc)
#define CSR_TX_PCS_PHY0_BASER_800G_CONTROL (CSR_TX_PCS_BASE + 0x300)
#define CSR_TX_PCS_PHY0_TEST_800G_PRBS_MODE (CSR_TX_PCS_BASE + 0x304)
#define CSR_TX_PCS_PHY0_TEST_800G_PRBS_SEED (CSR_TX_PCS_BASE + 0x308)
#define CSR_TX_PCS_PHY0_DEGRAD_800G_SER_CFG (CSR_TX_PCS_BASE + 0x30c)
#define CSR_TX_PCS_PHY0_INV_BLOCK_CNT (CSR_TX_PCS_BASE + 0x310)
#define CSR_TX_PCS_PHY1_RSTN_CONTROL (CSR_TX_PCS_BASE + 0x400)
#define CSR_TX_PCS_PHY1_TEST_CONTROL (CSR_TX_PCS_BASE + 0x404)
#define CSR_TX_PCS_PHY1_BASER_CONTROL (CSR_TX_PCS_BASE + 0x408)
#define CSR_TX_PCS_PHY1_BASER_SEEDA_0 (CSR_TX_PCS_BASE + 0x40c)
#define CSR_TX_PCS_PHY1_BASER_SEEDA_1 (CSR_TX_PCS_BASE + 0x410)
#define CSR_TX_PCS_PHY1_BASER_SEEDB_0 (CSR_TX_PCS_BASE + 0x414)
#define CSR_TX_PCS_PHY1_BASER_SEEDB_1 (CSR_TX_PCS_BASE + 0x418)
#define CSR_TX_PCS_PHY1_AM_DET_CONTROL (CSR_TX_PCS_BASE + 0x41c)
#define CSR_TX_PCS_PHY1_AM_BIP_CONTROL (CSR_TX_PCS_BASE + 0x420)
#define CSR_TX_PCS_PHY1_DBG_HIS_STATUS (CSR_TX_PCS_BASE + 0x424)
#define CSR_TX_PCS_PHY2_RSTN_CONTROL (CSR_TX_PCS_BASE + 0x440)
#define CSR_TX_PCS_PHY2_TEST_CONTROL (CSR_TX_PCS_BASE + 0x444)
#define CSR_TX_PCS_PHY2_BASER_CONTROL (CSR_TX_PCS_BASE + 0x448)
#define CSR_TX_PCS_PHY2_BASER_SEEDA_0 (CSR_TX_PCS_BASE + 0x44c)
#define CSR_TX_PCS_PHY2_BASER_SEEDA_1 (CSR_TX_PCS_BASE + 0x450)
#define CSR_TX_PCS_PHY2_BASER_SEEDB_0 (CSR_TX_PCS_BASE + 0x454)
#define CSR_TX_PCS_PHY2_BASER_SEEDB_1 (CSR_TX_PCS_BASE + 0x458)
#define CSR_TX_PCS_PHY2_AM_DET_CONTROL (CSR_TX_PCS_BASE + 0x45c)
#define CSR_TX_PCS_PHY2_AM_BIP_CONTROL (CSR_TX_PCS_BASE + 0x460)
#define CSR_TX_PCS_PHY2_DBG_HIS_STATUS (CSR_TX_PCS_BASE + 0x464)
#define CSR_TX_PCS_PHY3_RSTN_CONTROL (CSR_TX_PCS_BASE + 0x480)
#define CSR_TX_PCS_PHY3_TEST_CONTROL (CSR_TX_PCS_BASE + 0x484)
#define CSR_TX_PCS_PHY3_BASER_CONTROL (CSR_TX_PCS_BASE + 0x488)
#define CSR_TX_PCS_PHY3_BASER_SEEDA_0 (CSR_TX_PCS_BASE + 0x48c)
#define CSR_TX_PCS_PHY3_BASER_SEEDA_1 (CSR_TX_PCS_BASE + 0x490)
#define CSR_TX_PCS_PHY3_BASER_SEEDB_0 (CSR_TX_PCS_BASE + 0x494)
#define CSR_TX_PCS_PHY3_BASER_SEEDB_1 (CSR_TX_PCS_BASE + 0x498)
#define CSR_TX_PCS_PHY3_AM_DET_CONTROL (CSR_TX_PCS_BASE + 0x49c)
#define CSR_TX_PCS_PHY3_AM_BIP_CONTROL (CSR_TX_PCS_BASE + 0x4a0)
#define CSR_TX_PCS_PHY3_DBG_HIS_STATUS (CSR_TX_PCS_BASE + 0x4a4)
#define CSR_TX_PCS_PHY4_RSTN_CONTROL (CSR_TX_PCS_BASE + 0x4c0)
#define CSR_TX_PCS_PHY4_TEST_CONTROL (CSR_TX_PCS_BASE + 0x4c4)
#define CSR_TX_PCS_PHY4_BASER_CONTROL (CSR_TX_PCS_BASE + 0x4c8)
#define CSR_TX_PCS_PHY4_BASER_SEEDA_0 (CSR_TX_PCS_BASE + 0x4cc)
#define CSR_TX_PCS_PHY4_BASER_SEEDA_1 (CSR_TX_PCS_BASE + 0x4d0)
#define CSR_TX_PCS_PHY4_BASER_SEEDB_0 (CSR_TX_PCS_BASE + 0x4d4)
#define CSR_TX_PCS_PHY4_BASER_SEEDB_1 (CSR_TX_PCS_BASE + 0x4d8)
#define CSR_TX_PCS_PHY4_AM_DET_CONTROL (CSR_TX_PCS_BASE + 0x4dc)
#define CSR_TX_PCS_PHY4_AM_BIP_CONTROL (CSR_TX_PCS_BASE + 0x4e0)
#define CSR_TX_PCS_PHY4_DBG_HIS_STATUS (CSR_TX_PCS_BASE + 0x4e4)
#define CSR_TX_PCS_PHY5_RSTN_CONTROL (CSR_TX_PCS_BASE + 0x500)
#define CSR_TX_PCS_PHY5_TEST_CONTROL (CSR_TX_PCS_BASE + 0x504)
#define CSR_TX_PCS_PHY5_BASER_CONTROL (CSR_TX_PCS_BASE + 0x508)
#define CSR_TX_PCS_PHY5_BASER_SEEDA_0 (CSR_TX_PCS_BASE + 0x50c)
#define CSR_TX_PCS_PHY5_BASER_SEEDA_1 (CSR_TX_PCS_BASE + 0x510)
#define CSR_TX_PCS_PHY5_BASER_SEEDB_0 (CSR_TX_PCS_BASE + 0x514)
#define CSR_TX_PCS_PHY5_BASER_SEEDB_1 (CSR_TX_PCS_BASE + 0x518)
#define CSR_TX_PCS_PHY5_AM_DET_CONTROL (CSR_TX_PCS_BASE + 0x51c)
#define CSR_TX_PCS_PHY5_AM_BIP_CONTROL (CSR_TX_PCS_BASE + 0x520)
#define CSR_TX_PCS_PHY5_DBG_HIS_STATUS (CSR_TX_PCS_BASE + 0x524)
#define CSR_TX_PCS_PHY6_RSTN_CONTROL (CSR_TX_PCS_BASE + 0x540)
#define CSR_TX_PCS_PHY6_TEST_CONTROL (CSR_TX_PCS_BASE + 0x544)
#define CSR_TX_PCS_PHY6_BASER_CONTROL (CSR_TX_PCS_BASE + 0x548)
#define CSR_TX_PCS_PHY6_BASER_SEEDA_0 (CSR_TX_PCS_BASE + 0x54c)
#define CSR_TX_PCS_PHY6_BASER_SEEDA_1 (CSR_TX_PCS_BASE + 0x550)
#define CSR_TX_PCS_PHY6_BASER_SEEDB_0 (CSR_TX_PCS_BASE + 0x554)
#define CSR_TX_PCS_PHY6_BASER_SEEDB_1 (CSR_TX_PCS_BASE + 0x558)
#define CSR_TX_PCS_PHY6_AM_DET_CONTROL (CSR_TX_PCS_BASE + 0x55c)
#define CSR_TX_PCS_PHY6_AM_BIP_CONTROL (CSR_TX_PCS_BASE + 0x560)
#define CSR_TX_PCS_PHY6_DBG_HIS_STATUS (CSR_TX_PCS_BASE + 0x564)
#define CSR_TX_PCS_PHY7_RSTN_CONTROL (CSR_TX_PCS_BASE + 0x580)
#define CSR_TX_PCS_PHY7_TEST_CONTROL (CSR_TX_PCS_BASE + 0x584)
#define CSR_TX_PCS_PHY7_BASER_CONTROL (CSR_TX_PCS_BASE + 0x588)
#define CSR_TX_PCS_PHY7_BASER_SEEDA_0 (CSR_TX_PCS_BASE + 0x58c)
#define CSR_TX_PCS_PHY7_BASER_SEEDA_1 (CSR_TX_PCS_BASE + 0x590)
#define CSR_TX_PCS_PHY7_BASER_SEEDB_0 (CSR_TX_PCS_BASE + 0x594)
#define CSR_TX_PCS_PHY7_BASER_SEEDB_1 (CSR_TX_PCS_BASE + 0x598)
#define CSR_TX_PCS_PHY7_AM_DET_CONTROL (CSR_TX_PCS_BASE + 0x59c)
#define CSR_TX_PCS_PHY7_AM_BIP_CONTROL (CSR_TX_PCS_BASE + 0x5a0)
#define CSR_TX_PCS_PHY7_DBG_HIS_STATUS (CSR_TX_PCS_BASE + 0x5a4)
#define CSR_TX_PCS_SPARE (CSR_TX_PCS_BASE + 0x5c0)
#define CSR_TX_PCS_SPARE_CNT (CSR_TX_PCS_BASE + 0x5c4)

#endif